超越盈亏平衡点的多编码逻辑量子比特计算

论文信息

标题: Computing with many encoded logical qubits beyond break-even

作者: Shival Dasu, Matthew DeCross, Andrew Y. Guo, et al.

发布日期: 2026-02-25

arXiv ID: 2602.22211v1

PDF链接: 下载PDF

---

超越盈亏平衡点：多逻辑量子比特编码计算的突破性进展

论文背景与研究动机

量子计算领域正面临一个关键瓶颈：物理量子比特的脆弱性。由于退相干和操作误差，未经保护的量子比特难以维持足够长的相干时间来完成复杂计算。量子纠错（QEC）技术通过将信息编码到多个物理量子比特中来保护逻辑量子比特，是构建容错量子计算机的必经之路。

然而，传统QEC方案存在一个根本性矛盾：编码开销与纠错能力之间的权衡。低码率（编码效率低）的纠错码虽然纠错能力强，但需要大量物理量子比特来编码少量逻辑量子比特，这在当前中等规模量子（NISQ）设备上难以实现。高码率（编码效率高）的纠错码则能在有限物理量子比特中编码更多逻辑信息，但纠错能力相对较弱。

本论文的核心动机是探索一个关键问题：在现有量子硬件条件下，高码率纠错码能否实现“超越盈亏平衡点”的性能？即编码后的逻辑量子比特操作是否比未编码的物理量子比特操作更可靠？这一问题的答案直接关系到量子计算何时能从实验室演示走向实际应用。

核心方法和技术细节

1. 高码率纠错码架构

研究团队采用了两种创新的高码率编码方案：

冰山量子错误检测码（Iceberg QED）：采用$[[ k+2,\, k,\, 2 ]]$编码结构，其中k个逻辑量子比特仅由k+2个物理量子比特编码。这种编码能检测单比特错误但无法纠正，码距为2，属于错误检测而非完全纠错。

两级级联冰山QEC码：采用$[[ (k_2 + 2)(k_1 + 2),\, k_2k_1,\, 4 ]]$结构，通过将冰山码级联两次，将码距提升至4，实现了真正的错误纠正能力。这种设计在保持高码率的同时增强了纠错能力。

2. 离子阱量子处理器的优势

实验在Quantinuum Helios 98量子比特离子阱处理器上进行，该平台具有两大关键优势：

高保真度门操作：离子阱系统提供99.9%以上的单量子比特门保真度和99.8%以上的双量子比特门保真度，远高于其他量子计算平台。

全连接性：离子阱中的量子比特通过共享的集体运动模式实现全连接，无需复杂的交换操作，特别适合实现纠错码所需的非局域相互作用。

3. 编码操作的新颖“小工具”（Gadgets）

论文的核心创新之一是开发了一套专门用于高码率编码的容错（FT）和部分容错（pFT）操作小工具：

• 容错状态准备与测量：设计了专门电路以容错方式初始化逻辑状态并测量稳定子
• 逻辑门实现：开发了直接在编码空间执行逻辑操作的方案，避免了解码和重新编码的开销
• 纠错周期基准测试：系统化评估纠错循环的性能衰减

4. 基准测试套件

研究团队设计了一套全面的基准测试，涵盖从组件到应用的多个层次：

1. 组件级测试：逻辑门保真度、状态准备保真度
2. 系统级测试：完整的QEC循环性能
3. 应用级测试：GHZ态制备、三维XY模型量子模拟

创新点和贡献

1. 首次实现“超越盈亏平衡点”的高码率编码

实验结果表明，在多种基准测试中，编码后的逻辑操作性能确实超越了未编码的物理操作。这是量子纠错领域的一个重要里程碑，证明了高码率编码在实际量子计算中的可行性。

2. 大规模逻辑量子比特编码

研究成功实现了48至94个逻辑量子比特的编码和操作，这是迄今为止最大规模的逻辑量子比特演示之一。这一规模已经超越了经典模拟的能力边界，进入了“超越经典”的计算领域。

3. 后选择率与性能的平衡

论文深入分析了后选择（postselection）策略的实用性问题。通过级联编码增加码距，研究团队展示了如何在不显著降低成功率的情况下抑制后选择率，这对于实际应用至关重要。

4. 部分容错量子模拟的演示

在三维XY模型量子模拟中，研究展示了部分容错（pFT）方法的有效性。这种方法在保持一定错误容忍度的同时，大幅降低了资源开销，为近中期量子应用提供了实用路径。

实验结果分析

逻辑保真度的显著提升

实验数据显示，编码后的逻辑操作保真度相比未编码物理操作有系统性提升。在逻辑门基准测试中，某些编码方案的逻辑门保真度比相应的物理门保真度高出近一个数量级。

码距与性能的关系

通过对比不同码距的编码方案，研究明确展示了码距增加对错误抑制的积极影响。两级级联编码（码距4）相比单级编码（码距2）在错误率上降低了约60%。

规模扩展性验证

随着编码逻辑量子比特数量的增加，性能衰减呈亚线性关系，表明高码率编码具有良好的规模扩展性。这一发现对于构建大规模量子计算机至关重要。

后选择效率的优化

实验表明，通过精心设计的后选择策略，可以在保持高逻辑保真度的同时，将有效成功率维持在实用水平（在某些基准测试中超过30%）。

实践应用建议

对于量子计算开发者

1. 编码策略选择：在物理量子比特数量有限的情况下，优先考虑高码率编码方案，特别是冰山码及其变体
2. 容错设计原则：采用模块化设计，将容错组件（如状态准备、逻辑门）封装为可重用“小工具”
3. 混合容错策略：对于不同应用，灵活选择完全容错（FT）和部分容错（pFT）的混合方案

对于量子算法研究者

1. 算法编码优化：设计算法时考虑编码开销，优先开发适合高码率编码的量子算法
2. 错误模型更新：基于实验结果更新算法设计的错误假设，更准确地预测算法在编码后的性能
3. 资源估计调整：重新评估实现量子优势所需的物理资源，考虑高码率编码带来的效率提升

对于量子硬件工程师

1. 连接性优化：虽然离子阱提供全连接性，但其他平台可通过架构创新模拟类似连接模式
2. 门保真度目标：将双量子比特门保真度99.8%设为近期硬件开发的关键里程碑
3. 控制系统集成：开发专门支持高码率编码的编译器和控制系统

未来发展方向

1. 编码方案的进一步优化

探索更高码率、更强纠错能力的混合编码方案，如LDPC码与表面码的结合。研究自适应编码策略，根据计算任务动态调整编码参数。

2. 硬件与编码的协同设计

开发专门为高码率编码优化的量子处理器架构，包括定制化的量子比特布局、连接模式和控制系统。

3. 实用量子应用的实现

基于已验证的高码率编码方案，实施真正超越经典计算能力的量子应用，如量子化学模拟、优化问题求解和机器学习。

4. 容错阈值的系统性研究

通过大规模实验确定不同编码方案的实际容错阈值，为构建大规模容错量子计算机提供具体指导。

5. 编译与优化工具的完善

开发专门针对高码率编码的量子编译器和优化工具，自动将量子程序转换为高效的编码实现。

总结与展望

本论文通过实验验证了高码率量子纠错码在现有量子硬件上的可行性，并首次实现了“超越盈亏平衡点”的性能表现。这一成果标志着量子计算从“减少错误”到“主动纠错”的重要转变。

研究的核心启示在于：通过巧妙的编码设计和硬件协同优化，我们可以在不等待完美量子比特的情况下，利用现有技术实现有实用价值的量子计算。高码率编码策略为近中期量子应用提供了一条务实的技术路径。

展望未来，随着量子硬件的持续改进和编码技术的不断创新，我们有望在未来3-5年内看到基于高码率编码的量子计算在特定问题上展现明确优势。这一进展不仅将推动量子计算技术的发展，也将催生新的量子算法和应用范式。

量子计算的最终目标是构建通用容错量子计算机，而高码率编码方案为我们搭建了一座通往这一目标的坚实桥梁。本论文的研究成果表明，这座桥梁的第一段已经建成，且比预期的更加坚固和实用。